一种用于电容式COMS-MEMS加速度计的低功耗低噪声双斩波放大器外文翻译资料

 2021-11-25 10:11

英语原文共 9 页

一种用于电容式COMS-MEMS加速度计的低功耗低噪声双斩波放大器

摘要——本文发表了一种新型双斩波放大器(DCA)以及其在单片互补金属氧化物半导体微电机系统加速度计中的应用。这种双斩波放大器设计通过在两个时钟上切断传感信号,最大限度地减少了功耗和噪声。第一个时钟是一个高频时钟用于消除闪烁噪声,而第二个时钟是一个显著低频时钟用于保持单位增益带宽较低。采用Post-CMOS微加工工艺,成功地制作了一个与DCA集成在同一芯片上的单片三轴加速度计。测得的X轴和Y轴噪声下限为40/radic;Hz,Z轴噪声下限为130/radic;Hz,每个轴的功耗约为1mW。

索引项——加速度计、电容传感、斩波稳定、互补金属氧化物半导体微机械系统(CMOS-MEMS)、双斩波放大器(DCA)、微电子机械系统(MEMS)、单片集成电路。

第一章 前言

近年来,单片集成微机电系统(MEMS)惯性传感器以其体积小、信噪比高、成本低等优点受到学术界和工业界的广泛关注。它们被广泛应用于汽车、导航、电子游戏、手机和其他消费电子产品[1]–[15]。电容传感是MEMS惯性传感器的首选传感机制,因为它具有高精度、低温依赖性和与互补金属氧化物半导体(CMOS)技术的良好兼容性。集成的MEMS惯性传感器可以使用表面微加工[2]、[3]、[6]–[10]或整体微加工[11]–[15]来制造,其中整体CMOS-MEMS技术即使具有相同的封装大小,也可以实现比表面微加工对应物更高的分辨率。同时,大体积的CMOS-MEMS结构不存在在薄膜CMOS-MEMS结构中限制校验质量尺寸和传感电容的应力问题。因此,将大批量加工和电容传感相结合是实现低成本、中高性能、单片CMOS-MEMS加速度计的一个好选择。

基于表面微机电技术的加速度计的感测电容一般在100fF范围内[1], [10]。而整体微机电微加工则可以通过增大结构尺寸和使用大块硅作为传感电容的一部分来显著提高传感电容。但电容一般保持在0.5-2 pF的范围内,以缩小芯片的尺寸[15]。最小检测信号(MDS)通常由接口电路的噪声层决定。因此,设计低噪声接口电路对器件的整体性能至关重要。

已经有了几种与微机电系统(MEMS)加速度计接口的电路结构的发表,包括开关电容(SC)电路[7]–[9], [11]–[13], [19]、连续时间电流传感(CTC)[16]–[18]和连续时间电压传感(CTV)[2], [10], [18], [22], [23]。分析表明,开环CTV在理论上具有最佳的噪声性能。这种已被发表的斩波稳定放大器的噪声地板为50/radic;Hz,已接近薄膜加速度计热噪声的理论极限。然而,它的功耗高达30兆瓦,这对于那些有着严格的电力预算的便携式设备来说是太多了。在噪声水平和功耗之间存在权衡,这对同时获得低噪声和低功耗提出了严峻的挑战。Bakker等人发表了一种嵌套式斩波器结构,它使用两个斩波器频率,一个斩波降低1/f噪声,另一个用于消除偏移[21]。使用类似的结构,Fang 等人发表了一种双斩波放大器(DCA),其中一个斩波可降低1/f噪声,另一个则可最大限度地降低总功耗[22]。利用该DCA,证明了一种具有50 /radic;Hz噪声下限、功率仅为1-mW的CMOS-MEMS加速度计;通过优化输入晶体管,DCA设计的相对较大的温度依赖性后来降低了55%[23]。但是在[22]或[23]中都没有给出DCA的设计细节。

本文详细讨论了能同时实现低噪声、低功耗和低温变化的DCA。该电路与三轴CMOS-MEMS加速度计集成,并对系统性能进行了表征。

Fig. 1. Cross-sectional view of the post-CMOS process flow: (a) Backside etch. (b) Backside photoresist coating and front-side anisotropic SiO etch.

(c) M4 etch. (d) Deep Si etch and undercut to form a structure with isolation.

(e)Anisotropic SiO etch and DRIE etch for comb fingers and mechanical springs. (f) Photoresist ashing for final release.

  1. CMOS-MEMS加速度计

一个X-Y加速度计和一个Z轴加速度计集成在单个CMOS芯片的接口电路中。采用台积电4金属层0.35-COMS工艺,由摩尔精英公司提供CMOS铸造服务。在这四个金属层中,金属3和金属4用作形成机械微结构的蚀刻掩模,金属1和金属2用于电气布线。该器件采用后CMOS微加工工艺[15]、[24]、[25]制造。工艺流程如图1所示。背面蚀刻[图1(a)]定义了微结构的厚度,并在背面以热路径的形式在以下步骤中涂覆一层厚的光致抗蚀剂层[图1(b)]。在各向异性二氧化硅蚀刻[图1(b)]、湿铝蚀刻[图1(c)]和随后进行各向同性蚀刻的深硅蚀刻[图1(d)]之后,形成电隔离结构。然后,另一个各向异性硅蚀刻加上深硅蚀刻定义了弹簧、梳齿和其他机械结构[图1(e)]。最后,使用氧等离子体灰化来去除光致抗蚀剂以释放结构[图1(f)]。感兴趣的读者可以参考[25]了解更多细节。

图2显示了一个制作的三轴加速度计的模具照片和一些扫描电子显微镜(SEMS)。三轴加速度计采用两个检测质量块来实现,其中,平面内的传感是基于可变间隙梳状指,平面外的传感是通过梳状指中金属层形成的扭转弹簧和侧壁电容来实现的。设备的详细信息总结见表一。对传感器设计感兴趣的读者可参考[15]。注意[15]中的三轴加速度计只有一个检测质量块,而此处报告的三轴加速度计有一个X-Y检测质量块和一个单独的Z检测质量块。这种验证质量安排减少了横轴耦合。

Fig. 2. SEM of the three-axis accelerometer.

TABLE I

DIMENSIONS OF SENSING ELEMENTS TEST

  1. DCA电路结构
  2. 噪声分析:图3为电容传感前端电路的等效模型。为了便于分析,只设计了一半的共源差分对,输入PMOS晶体管显示为一个小信号模型。,一个MOS双极伪电阻连接到输入晶体管的栅极上,以提供适当的直流偏压,同时保持较大的交流阻抗[20]。输入晶体管栅极处的电信号由以下方程式控制

(1)

其中为感测电容,为布线的寄生电容,为栅源电容,为输入MOS晶体管的栅漏电容,为应用于感测电容的调制信号的振幅。在(1)中,增益因子置于前面,并考虑米勒效应。

Fig. 3. Circuits model of the capacitive-sensing front end.

图3显示了接口电路前端出现的各种噪声源。和表示输入金属氧化物半导体场效应晶体管(MOSFET)的闪烁噪声和热噪声。是用于直流偏压的伪电阻的发射噪声,是从调制信号和相应开关的参考电压源注入到感测节点的残余噪声,是来自前端放大器电阻负载的噪声。与下一个放大器级串联时,噪声来自下一级。在设计合适的放大器中,和都可以忽略不计,因为当涉及到输入节点时,这些噪声被第一级增益的一个因数所降低。根据的极性,MOS双极器件可以作为亚阈值PMOS或二极管连接的PNP晶体管。是一种爆炸噪声,与其他噪声源相比可忽略不计,因为直流泄漏电流在运行期间很小。来自电压基准和产生调制信号的相应开关的残余噪声可注入传感节点。

Wu等人发表了详细的噪声分析[10]。一般来说,在低频时,闪烁噪声占主导地位,而热噪声在高频(通常在数百千赫以上)中占据主导地位,并最终限制了噪声下限。

在本设计中,选择的调制频率高于角频率,因此只需考虑热噪声,并可写为

(2)

其中k是玻尔兹曼常数,T是绝对温度,是输入晶体管的载流子迁移率,是栅极电容密度,W和L是输入晶体管的宽度和长度,是输入晶体管的漏源电流。从(2)可以看出,输入晶体管的W/L比越高,噪声水平就越低。长度可以取最小值,但宽度不能任意大,因为(1)中的加速度信号会衰减,因为当栅极宽度增加时,栅极电容会增大。因此,有一个最佳宽度来获得最大信噪比(SNR),可以通过

(3)

将(2)插入(3),我们可以得到满足以下方程的最佳晶体管宽度:

(4)

其中,,和分别是输入晶体管的源极对源极、漏极对漏极和互连用杂散金属的寄生电容;是放大器级的增益;是理想长通道晶体管的1/3,在模拟过程中需要微调。有关派生的更多详细信息,请参见[10]。

  1. 噪声与功率之间的权衡:简单开环放大器的控制要求由以下公式给出:

(5)

其中,GBW表示放大器的直流增益和带宽的乘积,表示放大器的直流增益,表示放大器的开环带宽,表示输入晶体管的跨导,表示负载电容,,,W和L分别表示载波移动性、栅极电容密度和输入晶体管的尺寸。直流偏压电流由(5)导出

(6)

这是满足增益带宽要求的最小偏压电流。因此放大器的功耗可以计算为

(7)

其中是一个常数,表示总电流与(6)中给出的电流之比,即差分对的单个分支中的电流。例如,开环放大器和伸缩放大器的,而折叠共源共栅放大器的,因为需要考虑电流镜中的电流。在实际设计中,是一个很好的假设,因为输入差分对通常消耗大部分的功率。表示电源,表示放大器的直流增益。K是一个常数,定义为将(7)中出现的所有常数相加。在实际设计中,K的值取决于放大器的结构,这将使下面的分析非常繁琐。为了便于理解,在下面的分析中假设开环和闭环放大器的K是相同的。

Fig. 4. Architectures comparison among (a) the single-chopper single stage, (b) the single-chopper dual stage, and (c) the dual-chopper dual-stage amplifiers.

上一节已经提到,调制频率高于热噪声和闪烁噪声的角频率,通常为数百千赫,以消除闪烁噪声。因此,界面级的工作频率远高于加速度信号的基带频率。在一个高调制频率下工作的单级放大器如图4(a)所示,其功率重写为

(8)

通过适当的订阅直接从(7)重写方程式。通常,设计为接近。因此,放大器的功耗与GBW的平方成正比。

由于放大器的功率与其增益的二次值成正比,因此有利于将高总增益分为两个阶段,如图4(b)所示。假设两级增益分别为和,则该单级斩波器双级结构的功率由下式得出:

(9)

假设两级具有相同的负载和晶体管尺寸。通过考虑相同的总增益,即,比较这两种架构的功耗,我们得出

(10)

两级放大器在将总增益均分为两级(即,)时达到其最小功耗,与单级结构相比,这种情况下的功率降低了的系数。MEMS加速度计所需的总增益通常大于100,因此两级结构在功率方面比用于与MEMS加速度计接口的单级放大器具有显著优势。

高频工作的放大器由于减少了闪烁噪声而具有较低的噪声下限。在设计良好的两级放大器中,第一级的噪声占主导地位。因此,可能不需要第二阶段仍以相同的高频工作。这就是双斩波放大器(DCA)的基本思想,它将总增益分为两个阶段,同时两个阶段在不同的调制频率下工作(即,两个斩波时钟[22])。如图4(c)所示,第一级以高斩波频率和中等增益工作,而第二级以低斩波频率工作,增益较大。因此,DCA的功率被写为

(11)

其中和为两级增益,和为第二级输入晶体管的宽度和长度,为第二级负载电容。在这种DCA设计中,高调制频率选择在1MHz,高于噪声角频率,以最小化闪烁噪声。进一步提高调制频率可能没有显著的降噪优势,但它有更大的功耗成本。为了避免混叠,低调制频率远低于。在这种DCA设计中,选择为20 kHz。

根据(2)、(5)和(9),高意味着第一级的高增益带宽,从而导致低输入噪声,但代价是显著的高功耗。所以在噪音和能量之间有一个平衡。优化准则是通过选择合适的值,得到总功率与总输入参考噪声乘积的最小值。它可以导出为

(12)

通过将(2)、(5)和(11)替换为(12),两级双斩波器结构的第一级优化增益为

(13)

其中是总增益。这个结果是基于这样的假设:当涉及到输入节点时,第二阶段的噪声与第一阶段的噪声是可比的,通常是这样的。然后对高频增益进行优化后的DCA功率是

(14)

因此,与单频工作的两级结构相比,DCA的功耗进一步降低了倍。考虑到,这是一个显著的减少。本文基于(13)提出的CMOS-MEMS加速度计,在考虑了一些实际因素并设置 =200,,,,以及后,优化后的高频增益约为10。

Fig. 5. DCA system architecture and operation. (a) System architecture. (b) Clock signals in DCA. (c) Operation in the frequency domain.

  1. 系统设计:DCA的结构和工作原理如图5所示。被感测信号被两个放大级放大,并被两个基本时钟和截断,以将信号解调回基带。时钟频率分别为和,同时满足。在[21]中报告了类似的嵌套切碎器结构,以减
原文和译文剩余内容已隐藏,您需要先支付 20元 才能查看原文和译文全部内容!立即支付

以上是毕业论文外文翻译,课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。