The traffic congestion due to the exploding increase of vehicles became the severest social problems and it has a major effect on the economy of a country. Therefore, many researches about traffic light system have been done in order to overcome some complicated traffic phenomenon but existent research had been limited about present traffic system in well-travelled traffic scenarios. The time of allocation is fixed from east to west or opposite way and from north to south way in crossroads. Field Programmable Gate Arrays (FPGAs) are extensively used in rapid prototyping and verification of a conceptual design and also used in electronic systems when the mask-production of a custom IC becomes prohibitively expensive due to the small quantity. Many system designs that used to be built in custom silicon VLSI are now implemented in Field Programmable Gate Arrays. This is because of the high cost of building a mask production of a custom VLSI especially for small quantity
In this paper the main objective was to design a 24-hour traffic light controller to manage the traffic movement of 12 roads at the same time, and achieve maximum utilization for the 12 roads. Even the design is extendible upto multiple junctions which can be controlled by a single FPGA chip of a certain capacity. In the rush hours, when people going to work or coming back home the traffic lights of all roads are generally controlled with fixed time. But here in our design we are going to control the traffic lights autonomously depending upon the traffic present.The material of this article is arranged as follows: in section II we describe the structure of the twelve roads that has been used as an example for the design and the time allocated for each traffic light. Section III describes the state diagram of the design and the finite state machine tables or state tables and hardware description. Simulation including in-circuit verification (chipscopePro tool) and FPGA implementation is the subject of section IV. Section V deals with the power estimation and analysis of the model. Section VI compares the resource utilization of both the Spartan 3E and Virtex 5 FPGA boards.
Traffic lights can sense and respond to traffic because of a wire loop embedded in the road. Electric current, run through the loop, creates a magnetic field. When a car bumper interferes with this field, a signal is sent to a roadside traffic light controller.
The design of our traffic light system went through three stages. The first stage was the implementation of the state diagram. The second stage is writing and simulating the VHDL code, which will be the rules to control the traffic signs. The last stage is programming the FPGA and development of the interface circuit. The system has been successfully implemented, tested and compared to the existing traffic lights in Kingdom of Bahrain.
Fig. 3. shows the state diagram of the controller which includes 65 states. The transition from state ° to state 19 depends only on the time delay for each traffic state, which represents the case when all sensors are active; this means that there are cars in all roads. States (s0 s4, s8, s 12, and s 16) are the main states in which the traffic is either green or red.
Fig. 4. Shows the simulation results for the controller with all sensors are active, in this case it is clear from the simulation that the transition between the main states depends only on the timer of each state, and the transition will be (st0 st1 hellip;, st19) and then starts again from st0. In Fig. 5., only sensor S5 and S6 are active in state st0 in that case the priority is for traffic T5, then T6 which are correspond to st12 and st16 respectively.
The simulation results in Fig. 4. and Fig. 5. follow the same sequence of the state diagram in Fig. 3., either from the transition point of view or the output of each state point of view.
Fig. 6. shows the RTL schematic of the controller, the total number of logic gates in the design is 62 K. The design has been tested on Spartan 2E FPGA, then has been modified and tested on Spartan 3 FPGA starter kit.
The incircuit verification has been done with the chipscope pro tool with the help of which real time signal flow has been detected and verified with the theoritical results . The total number of samples taken for testing is 16384. So from there we can calculate the time taken for an arbitrary number of samples. The Spartan 3E board produces a clock sampling rate of 50 MHz and from there we have converted the clock to 1 Hz so that when both NScar and EW car are present at a particular junction the NSlight and EWlight alternatively glows for the specific time period set by us according to the frequency. The pseudo code is as shown below.
An FPGA design of a 24-hour traffic light controller system of a twelve roads structure with six traffic lights has been simulated, implemented and tested. The system has been designed using VHDL, and implemented on hardware using Xilinx Spartan 3E and Virtex 5 xc5vlx110t FPGA kit. The functionality of this design can be easily enhanced. Some of these functions are to control more than six traffic lights. Also, to allow the user to assign the time for each traffic light (i.e. minimum time to be Green), adding more sensors on each ro
全文共23924字，剩余内容已隐藏，支付完成后下载完整资料
因车辆爆炸性增长引起的交通拥堵为当今社会带来了严重问题,同时也对一个国家的经济产生了重大影响。因此，为了克服这些复杂的交通现象,我们进行了许多关于交通灯系统的科学研究，但是对现有的交通系统的研究都局限于良好的交通状况下，对于时间的分配也是限定在十字路口的东西方向和南北方向上。现场可编程门阵列(FPGA)广泛用于概念设计的快速原型和验证，当自定义集成电路由于数量少而变得极其昂贵时,FPGA同样可用于电子系统中。当数量稀少时，建立一个自定义VLSI的掩码生产成本很高，所以许多用于自定义硅VLSI的系统设计现在已经在现场可编程门阵列中实现了，
设计一个24小时的交通灯控制器来同时管理12条道路的交通变化，这样即使是设计可扩展到多个连接并且可以由单个FPGA芯片控制,也能实现12条道路利用率最大化。通常来说在上下班高峰时间或当人们上班或回家的时候，所有道路的交通信号灯通常都是固定的。但在我们的设计中，我们将根据交通情况自主控制交通灯。本文的内容安排如下:在第二节中，我们描述了12条道路的结构，作为设计的一个例子，以及为每个交通灯分配的时间。第三节描述了设计的状态图和有限状态机表或状态表和硬件描述。包括电路验证(chipscopePro工具)和FPGA实现的仿真是第四节的主题，第五节讨论模型的功率估计和分析。第六节比较了斯巴达3E和Virtex 5 FPGA板的资源利用情况。
因为我们在道路中嵌入了一个线圈，所以交通灯能够对交通做出感知和响应。电流在回路中流动，产生磁场。当汽车保险杠干扰了这个区域时，信号会被发送到路边的交通灯控制器。
我们的交通灯系统的设计经历了三个阶段。第一阶段是实现状态图。第二阶段是编写和模拟VHDL代码，这将是控制交通标志的规则。最后一个阶段是编程的FPGA和接口电路的开发。该系统已成功实施、测试，并与巴林王国现有的交通灯进行了比较。
如图3所示是显示控制器的状态图，其中包含65个状态。从状态0转换到状态19只取决于每个交通的时间延迟状态,其代表的所有传感器是活跃的，这意味着在所有的道路上都有汽车。状态s0，s4,s8,s12和s16是主要的状态，其中的交通灯不是绿色就是红色。
如图4所示，该图显示了控制器的仿真结果与所有传感器是活跃的,很明显在这种情况下来自主要仿真之间的过渡的状态只取决于每个状态的计时器,和过渡(st0hellip;,st19),然后从st0重新开始。在图形5这种情况下，只有传感器S5和S6在状态st0中是主动的，在这种情况下，优先级是T5，然后T6分别对应st12和st16。
仿真结果如图4和图5所示。按照图3中状态图的相同顺序，结果要么从转换角度，要么从每个状态点的输出。
如图6所示是显示控制器的RTL示意图，设计中逻辑门的总数量为62 K。该设计已经在斯巴达2E FPGA上进行了测试，然后在斯巴达3 FPGA初学者工具包中进行了修改和测试。
利用该芯片的辅助工具进行了电路的验证，得到了实时信号流，并与理论结果进行了验证。用于测试的样本总数为16384。因此，我们可以计算任意数量样本的时间。斯巴达3E开发板产生50 MHz时钟采样率,在开发板中我们把时钟信号转换为1赫兹,这样当NScar和EW car都是在一个特定结中时NSlight和EWlight中的一个会根据我们设定的频率而流通。
我们模拟、实施和测试了一套具有六道红绿灯的十二车道结构的24小时交通灯控制器系统的FPGA设计。该系统采用VHDL设计，在硬件上使用赛灵思斯巴达3E和Virtex 5 xc5vlx110t FPGA组件实现。对该设计的功能的增强很容易实现，其中一些功能是控制超过6个红绿灯进行工作，以及允许用户分配每个交通灯的时间(即绿灯的最小时间)，在每条道路上增加更多的传感器，计算每条道路上的车辆数量，并检查更长的队列以增加这条道路的定时器。现在我们已经手动输入了NScar和EWcar的信号，因为传感器接口还没有完成，这与摄像机接口一样是未来的扩展范围，可以用来检测是否有车辆作为安全目标和紧急服务违反了交通规则。
在不同的交通情况中，由于人们对汽车使用的增多、人口数量的增长和人口密度的变化，城市交通引起了人们的关注。在城市网络中，由于高速公路对车速下限的限制，以及普通公路的车辆流量与高速公路的流量相比有所不同，本文提出了一种实时硬件实现的交通信号灯控制模型,提出的模型来自于元胞自动机(CAs)，它已被证明是非常灵活和强大的计算流量模型，因为它们能够捕获所有在交通流中出现的基本现象。所得到的CA模型是在FPGA上实现的硬件设备，这充分利用了CAs的固有并行性，并且支持一种先进的电子系统的功能，能够提供实时的交通信号灯的自适应控制，以考虑整个交叉口的交通状况。应用上述FPGA CA处理器获得的分析结果与数值模拟结果吻合较好。
在过去的一个世纪里，汽车在改变城市生活中扮演着重要的角色，它加速了人口向郊区的扩张，同时也带来了许多交通问题。被事实所强调的郊区趋势是，公路运输鼓励商业和工业向外转移到汽车更容易进入的地方。另一方面,汽车使用的兴起和郊区的相应发展,促使人们住在城市的郊区,每天搬到拥挤的城市,也增加了诸如交通堵塞、交通瓶颈,交通事故,空气污染等问题,问题最严重的地方便是在城市中心。在过去的几十年里，由于汽车使用量的增加、人口增长和人口密度的变化，在世界范围内造成频繁的道路交通拥堵的现象越来越多。因此，加强研究活动的一个日益重要的话题是交通建模，其中包括高速公路网络的车辆交通、信号控制的城市交通和公共交通。对这类交通系统的调查对于现实原因和科学原理都很重要。减少交通堵塞有助于提高经济效率，对交通流进行建模和分析，使人们能够对有效和高效的智能交通管理系统的发展产生新的见解。
在不同的交通情况中，城市高速公路交通受到了很多关注，这是由于它是一种特殊的高速公路。在特定的城市高速公路上，由于高速公路的低限速，城市高速公路的现象与高速公路上的不同，主要是因为城市网络中的车辆流量几乎完全由交通灯控制。一般情况下，交通灯控制是通过预先设定或执行或自适应控制来实现的。一个预先计时的控制器重复从历史的交通模式中得到的预先设定的信号时间，但是一个驱动的控制器计算阶段的持续时间，基于实时的交通需求，从检测到通过和停止所有车道上的交通，进入一个交叉口。最后，自适应控制被设计为考虑整个交叉口的交通状况，并且能够根据所有或一些方法的实时交通需求调整信号的相位和时序设置。在现实中测试控制策略通常是不可行的，或者至少在时间和成本上是极其苛刻的。因此，需要在实验室环境中应用仿真工具。在研究各种城市网络时，有效的交通信号控制模型的发展可能是非常有益的，即使是那些具有更复杂的拓扑结构的网络。
经典的，就像任何物理系统的建模一样，交通建模始于观察和对表示尺度的选择。在交通流建模领域，车辆交通仿真有两个不同的概念，也就是宏观或“粗粒度”的观点和微观描述。在之前,由于类比的交通流气体运动学理论(Boltzmann-like)和流体动力学,交通被视为可压缩流体由车辆。由此产生的宏观交通模型基于类比与普通流体方程相近的现象学本质。因此，尽管所有这些模型都被认为适合描述高速公路上的交通现象，但它们都显示出了其他的严重缺陷。
另一方面，在微观的近似下，交通被视为一个相互作用的粒子系统，在这个系统中，注意力明确地集中在个体车辆和它们之间的相互作用上。因此，这些模型被认为更适合调查特别是城市交通。微观模型包括如下的汽车模型，其中假定加速度是由驾驶员前面的车辆决定的，而元胞自动机(CAs)编程范式来自统计物理，其中每一辆车都由一个CA模型中的被占领单元表示。相应的CAs交通模型是非常灵活和强大的，因为它们也能够捕获所有前面提到的在交通流中发生的基本现象。在更大的环境中，这些模型描述的是自我驱动的，多粒子系统，远离平衡，与严格的气体模拟相反，这些系统中的粒子是“智能的”，能够从过去的经验中学习，从而为行为和心理方面的结合打开了大门。因此，在1992年，Nagel和Schreckenberg提出了一个CA模型，这是著名的道路交通的NaSch模型，能够重现现实交通流的几个特征。虽然NaSch模型再现了基本图的基本结构和自发的干扰形成的表象，但它并没有表现出高流量和同步流量的亚稳态。因此，引入了VDR模型和同步流量的CA模型。尽管有大量的CA模型，但仍有几次尝试从不同的角度对所提议的CA模型进行审查和分类。在文章24中，CAs交通模型被归类为单个和多个单元模型。CAs单细胞模型尤其在确定性方面十分杰出,Wolfram的184规则(CA-184)和Fukui-Ishibashi CA模型,随机模型,NaSch和平均场理论模型以及慢启动模型如Takayasu，以及Takayasu模型Benjamin, Johnson, 和 Hui (BJH)模型,以及Nishinari模型。另一方面，多单元模型仍然是指单车道的交通，在这种情况下，车辆可以在纵向上跨越多个连续的单元，在其他的情况下也遇到了Helbing-Schreckenberg模型，brx -light CA模型以及Kerner, Klenov和Wolf模型。
与此同时，NaSch CA模型被引入，Biham, Middleton和Levine (BML)提出了另一个关注城市交通的CA模型。这个二维(2-d)模型非常简单，因为它只包含没有连接街道的交叉口。应指出的是，由于交通信号灯的影响，城市道路以及相应的CA模型具有特殊的特征。因此，Guoging等人通过重新访问交通信号灯的规例，重新安排BML规则，扩展了BML模型。网络效率的研究和改进直到今天才引起人们的关注，而现代的优化技术已经被用于CA规则的参数化。
在基于CA流动性的城市交通流模型中，Wei等人的模型，与我们的作品最相似。上述模型中最有趣的部分是利用CA微观模型的原始特征来成功地描述和处理交通流的宏观性质，从而形成一个宏观的CA模型。然而,这里提出的模型提供了一些新的特性,更好地应对先前模型的一些有争议的功能,例如,最初的实现使用泊松分布的边界方向流动的压力值,这虽然听起来是合理的，却不提供现实情况研究了十字路口附近的交通流。另一方面,介绍了CA模型尽可能多的低复杂性的特点,计算资源保持低水平状态以使其保持在高速计算的状态,而不会损失任何有关城市网络的实时信号控制交叉口请求的复杂性的本质。此外，事实上，由一维CA驱动的线性反馈移位寄存器(LFSR)能够产生伪随机值，极大地增强了车辆的交通流仿真，从而尽可能地产生与生命相似的交通条件。在此基础上，提出了基于交通灯控制策略的模型，并尝试寻找最优的模型参数，以实现网络流量的最大化。此外,由于CAs的固有并行性,介绍了模型的最明显的特征之一是其简单的硬件实现的帮助下高速集成电路(VHSIC)硬件描述语言(VHDL)可综合代码从而加快CAs应用程序实时交通信号控制。应该指出，CAs是最适合硬件实现的计算结构之一。本文对最终产生的VHDL代码进行了设计处理，即:在Quartus II, v. 9.0设计软件的帮助下，对ALTERA公司的设计软件进行了验证，并使用了高端的ALTERA层和层状III系列芯片。在逻辑元件利用率、最大频率、芯片面积覆盖等方面对所提出的硬件进行了优化，并成功地对现代cpu进行了测量。因此，本文提出的fpga比CA模型的相应软件实现要好。由此产生的硬件可以被认为是先进电子系统的基本组成部分，能够支持先进电子系统的功能，该系统负责提供城市交通灯的实时自适应控制，以考虑整个交叉口的交通状况。通过对上述FPGA CA处理器的迭代应用得到的分析结果与数值模拟结果吻合较好。因此，提出的FPGA可以作为实时监测城市交通灯功能的支持决策系统的基础，提供有价值的近最优控制服务。
元胞自动机（CAs）是物理系统的模型，其中空间和时间是离散的，相互作用是局部的。它们已被广泛地用作复杂系统的模型，并且还被应用于涉及局部相互作用的若干物理问题。
CA由规则的均匀n维晶格（或阵列）组成，通常是无穷大的。物理量在晶格（细胞）的每个位置上取值。这个物理量在所有细胞上的值是CA的全局状态，而每个站点的这个量的值是它的局部状态。每个细胞仅限于与本地邻域交互，因此，它不能立即进行全局通信。细胞的邻域被认为是细胞本身和紧邻细胞的一些（或全部）。每个单元的状态在离散时间步长上同时更新，基于它们在前一时间步长的邻域中的状态。用于计算下一个单元格状态的算法称为CA局部规则。通常，同样的局部规则适用于CA.的所有单元格。
CA的特征在于五个性质：
1。空间维数（n）；
2。阵列的每个边的宽度（W）。是阵列的第j侧的宽度，其中j＝1，2，3，hellip;，N；
3。小区的邻域宽度（R）；
4。CA细胞的状态；
5。CA规则，它是任意函数f。
在时间步长（t＋1）处的单元的状态根据f计算，该单元在时间步长（t）的状态下的该单元的状态以及在时间步长（t）处其邻域的状态。对于二维CA，通常考虑两个邻域：冯诺依曼邻域和穆尔邻域。冯诺依曼邻域由中心单元和它的四个地理邻域组成：北、西、南和东；穆尔邻域还包括东北、西北、东南和西南的第二近邻，总共有九个细胞。在大多数实际应用中，当模拟CA规则时，不可能处理无限格。系统必须是有限的并且有边界。显然，属于晶格边界的站点与其他内部站点没有相同的邻域。为了定义这些站点的行为，邻域为边界处的站点延伸，从而导致各种类型的边界条件，例如周期性（或循环）、固定的、绝热的或反射。
CAs具有足够的表现动力学来表示任意复杂的现象，同时，由于其固有的离散性，可以通过数字计算机精确地模拟，即在模拟设备中再现模拟对象的拓扑。CA方法与统一时空的现代概念是一致的。在计算机科学中，空间对应于存储器和时间到处理单元。在CAs中，存储器（CA单元状态）和处理单元（CA局部规则）与CA单元不可分离地相关。此外，它们可以容易地处理复杂的边界和初始条件、不均匀性和各向异性。此外，基于CAS的算法在数字计算机上运行得很快。基于CAs的模型导致算法，当在串行计算机上实现时，它们是快速的，因为它们利用CA结构的固有并行性。这些算法
全文共6745字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[14857]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
