图像中脉冲噪声减少的FPGA实现与分析外文翻译资料

英语原文共 8 页，剩余内容已隐藏，支付完成后下载完整资料

外文翻译

题 目 图像中脉冲噪声减少的

FPGA实现与分析

图像中脉冲噪声减少的FPGA实现与分析

1Thirumurugan，P.，2S。 Sasikumar和3C。Sugapriya

电子通讯系，

PSNA工程技术学院，印度Tamil Nadu- 624622印度电子与通信学院印度RMD工程学院3D印度RMK工程学院电子与通信学院

摘要：图像在图像捕获和处理阶段受到随机值脉冲噪声的影响。在本研究中，提出了一种高效，高性能和低硬件利用的脉冲噪声降低算法。该方法通过估计标准偏差确定最佳方向像素。在脉冲噪声检测和去除阶段，图像中的边缘被保留。提出了这种设计的硬件架构，并且在片，LUT和功耗方面，使用不同的FPGA处理器分析其性能。所提出的硬件架构消耗了1728门，功耗为159.95 mW。这项研究的主要动机是设计低功率脉冲噪声检测架构及其实时实现。

关键词：脉冲降噪，最优检测器，功耗，边缘检测，图像质量

1.介绍

在图像处理的最近的时代，在图像采集和传输期间，图像经常被脉冲噪声破坏，这是影响数字图像内容的主要因素。脉冲噪声主要是由于电磁干扰，数字记录中的同步误差以及通信设备内的问题。脉冲噪声使图像像素变形，同时用固定值或随机值代替原始像素值。在固定值脉冲噪声中，灰度值是固定值，即0或255（例如：盐和胡椒噪声）。在随机值脉冲噪声中，灰度值是[0,255]之间的值。随机值脉冲噪声具有随机分布的噪声像素，因此需要更多的努力去除。数字信号处理频繁地涉及一些降低图像噪声的方法。中值滤波器是非线性数字滤波器，最常用于去除脉冲噪声。消除脉冲噪声的算法，只保留图像的细节。但是，中值滤波器通过对噪声影响像素和无噪声像素的均匀修改来保留图像的边缘。此外，传统的滤波器仅对受低噪声比影响的图像更好地工作，并且当噪声比达到40％以上时非常差。最近的统计滤波器通过实现相对差分图像上的排序绝对差的统计量而不是噪声损坏的图像来检测更多边缘像素的相对差异。

我们的去噪算法执行空间处理，并保留图像细节作为其他滤波技术的优点。另一个优点是使用自适应均值滤波不影响图像中的边缘或其他小结构。该方法对于具有非常高的噪声比的图像更有效。

中心加权中值（CWM）滤波器是一个加权中值滤波器，每个窗口的中心值。该滤波器可以通过抑制加性白高斯噪声或脉冲噪声来保留图像细节。由于该滤波器对窗口的中心值给予更多的权重，因此比加权中值滤波器更容易设计和实现。

关于低复杂度最优检测算法的VLSI实现有若干研究。通过找到最佳方向的脉冲噪声降低技术被实现为具有降低的复杂度的有效的VLSI架构设计。我们的设计采用低成本的边缘检测技术和高效的管道架构，以低成本实现高性能。

2.相关工作

提出了一种用于去除随机值脉冲噪声的两阶段迭代方法。在第一阶段，自适应中心加权中值滤波器用于识别可能被噪声破坏的像素。在第二阶段，使用允许边缘和无噪声像素被保留的细节保持正则化方法来恢复这些噪声候选。这两个阶段是交替应用的。仿真结果表明，它们的方法要比使用非线性滤波器或正则化的其他方法好得多。

Chenetal（2010）提出了低成本VLSI实现，有效地消除脉冲噪声。他们广泛的实验结果表明，所提出的技术保留了边缘特征，并在定量评估和视觉质量方面取得了出色的表现。 Smolka（2012）提出了一种消除彩色图像脉冲噪声的新方法。该设计使用向量中值滤波器，并且基于包含在本地滤波窗口中的像素之间的不相似度量度的加权。分配给每个颜色样本的权重是有序序列中其排名的递减函数，而排序基于给定像素与其邻居之间的距离。大量实验证明，它们的滤波设计有效地消除了彩色图像中的脉冲噪声，同时增强了它们的边缘。这种独特的特征可以用于需要与边缘增强相结合的噪声去除的任何应用中。

Luisier等（2011）提出了混合泊松高斯噪声中的高效图像去噪。他们的设计具有低计算复杂性和两个线性内存缓冲器，硬件成本非常低。合成结果表明，所提出的设计产生了约167M样品/秒的加工速率

采用TSMC 0.18mu;m技术。 Boulanger等人（2010）实现了低PSNR值，并没有集中在边缘，而去噪过程。 Rezvanian等（2008）提出了基于神经网络的数字图像脉冲噪声降低的双通法。该算法基于两种方案开发，即（1）切换方案 - 在滤波之前使用脉冲检测算法，因此只有一部分像素将被滤波，（2）逐行方法 - 脉冲检测和噪声过滤程序通过多次迭代逐步应用。仿真结果证明，该算法对图像非常高度损坏的情况有效。Yuetal（2008）已经开发了一种去除图像中随机值脉冲噪声的有效程序。它提供了非常适中的PSNR作为图像质量测量参数。Al-Araji等人（2007）已经开发了基于发生率估计的脉冲降噪技术。Lien等（2013）提出了一种有效的去噪结构来消除图像中的脉冲噪声。第3章提出了一种有效的脉冲噪声滤波算法，第4章讨论了各种艺术状态所取得的成果。

3.最优检测器噪声滤波算法

所提出的噪声去除技术使用创新的算法，其找到用作检测当前处理的像素是有噪声还是无噪声的度量的最佳方向。如果边缘的最佳方向被准确地找出，则边缘像素被检测得更多。

3.1算法设计

算法设计包括两个步骤，将滤波窗口分成四个方向，找出最佳方向。最佳方向是具有更多相同像素的方向。

在第一步骤中，要去噪的图像首先被分割为mtimes;n个像素块，如图3所示。这些块不应该彼此重叠。在我们的研究中，我们将尺寸为36times;36的噪声图像分成16个16times;16子块的16个数字。每个子块的大小为16times;16。

接下来，将第一子块（大小为9times;9）分成四个正交方向模式（ODP），如图4所示。然后我们从所选择的正交方向图中移除当前像素。

所获得的正交方向图按升序排序，然后从这些排序值中排除最低和最高矢量图案。此排序向量包含最小值和最大值像素。在删除最低和最高元素后找到向量。针对每个正交排序的方向图计算标准偏差（SD）。这些标准差的最小值及其相应的方向被认为是最佳方向。然后估计正在处理的当前像素与最佳方向上的像素之间的相似性因子。然后将相似性因子与阈值进行比较，以验证处理后的像素是噪声还是原始像素。如果发现是嘈杂像素，则在检测后立即被省略，并且不再进一步地进行。最后，平均滤波器被应用在噪声像素上。

3.2 VLSI实施

图3显示了用于优化检测算法的VLSI架构框图。架构由五个主要块组成：行缓冲区（奇数和偶数），寄存器组，阈值块和均值滤波器。这些块在以下小节中详细说明。

图 1.从所选子图像形成的9times;9子块

图2 9times;9窗口分为4个方向

3.2.1.Line缓冲

所提出的算法采用3times;3掩码，因此需要三条扫描线。如果处理当前像素，则需要每行三个像素执行去噪处理。借助四个交叉多路复用器（图3），实现了具有两条线缓冲器的三条扫描线。行缓冲区奇数和行缓冲区均匀分别存储奇数行和偶数行的像素。为了降低成本和功耗，在行缓冲区中使用双端口SRAM进行读/写操作。

图3 最优检测算法VLSI架构框图

3.2.2。注册Bank

寄存器组（RB）由12个寄存器Reg0-Reg11组成，它们存储当前掩码的3times;3像素值。 图4示出了RB的结构，其中每个3个寄存器串行连接以提供掩模中的行的三个像素值，并且Reg4保持当前像素的亮度值fi，j被去噪声。寄存器组的架构如图4所示。

图4 注册bank的架构

3.2.3均值滤波器

图5显示了平均过滤器的两级流水线架构，其中| ADD | 单位找到两个输入的绝对和。 映射模块有助于定位由无噪声像素组成的四个方向。计算四个方向的方向差异。那么最小的差别由DIV / 9单元决定。最后一个块给出了两个像素值的平均值，即滤波输出。

图5 平均过滤器的架构

3.2.4.Threshold Block

阈值块的结构如图6所示。如果像素输入值大于阈值Ts，则比较器输出将为逻辑1，反之亦然。在我们的设计中，单个时钟周期足以从一个行缓冲器获取一个值，并将其加载到RB中，平均滤波器需要两个时钟周期来执行像素的去噪处理。当无噪声时，上复用器输出比较器产生的像素，另一个多路复用器将噪声像素发送到平均滤波器进行处理。

图 6 阈值块体系结构

1. 结果

4.1拟议算法的评估细节

这6个测试灰度图像的大小为512times;512，分辨率为8位。对于我们的实验，我们首先通过脉冲噪声来破坏这些图像，例如盐和胡椒噪声。使用MATLAB命令“imnoise”将原始图像人为地包含噪声。在我们的模拟中使用的脉冲噪声是随机值，并且平均分布在[0,255]之间的范围内。在整个实验中采用了尺寸为9times;9的窗口。我们提出的去噪方法比其他方法具有更好的视觉质量，如图7和8所示。

图7 图像的仿真结果（a）原始图像，（b）噪声图像，（c）噪声像素检测图像，（d）第一级去噪图像和（e）第二级去噪图像

图8 摄像师图像的仿真结果，（a）原始图像，（b）噪声图像，（c）噪声像素检测图像，（d）第一级去噪图像和（e）第二级去噪图像

4.2 硬件架构评估细节

该提出的方案利用了最大频率为200MHz的48个LUT和29个片。所提出的工作结果表明，结合其硬件架构的系统导致在切片，查找表和触发器方面的更低的功耗。Spartan-3系列中的各种器件的频率，功率，静态电流和功率值进行了测试，并列于表2和表3中。同样也在图中绘制。芯片总结如表4所示。以10％的噪声密度获得的一组图像获得的PSNR和MSE值列于表1中，并清楚地示出。

在硬件评估部分，在最优检测器噪声滤波算法的设计中使用了多个性能评估参数和资源利用参数。目前的研究重点是低功耗应用的高效硬件架构的设计和开发。考虑调查的参数包括切片数（S），LUT数量（查找表），切片锁存器（SL），锁存输入输出块（IOB）和功耗（PC）。在表5中列出了硬件利用率的表现，即在所提出的设计中使用的硬件的单元数量如图10所示。所提出的算法也与其他现有方法在门数方面进行比较，如表6所示。

表1 PSNR对10％噪声密度的性能比较

您可能感兴趣的文章

• 基于数字信号调制的直接数字合成函数发生器外文翻译资料
• 低功耗传感器节点的设计外文翻译资料
• 基于深度学习的图像质量评价及其FPGA实现外文翻译资料
• 先进技术节点的一种考虑外文翻译资料
• 寻找最大的边界矩形不相交集应用于PCB布线外文翻译资料
• PCB中的一种基于同时转义路由的网络流方法外文翻译资料
• 用于电子设备印刷电路板多准则设计的仿生算法外文翻译资料
• 基于LPWAN的水质检测系统外文翻译资料
• 等离子体纳腔纳米天线阵列中 法诺共振增强级联光场增强 以及它的表面增强拉曼光谱的应用外文翻译资料
• OLED光学性能的集成测试系统外文翻译资料